① 特許出願公開

⑩ 公開特許公報(A) 平3-108376

50 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)5月8日

H 01 L 29/90

D

7638-5F

8728-5F H 01 L 27/06 1 0 1 D 審査請求 未請求 請求項の数 2 (全3頁)

会発明の名称

埋込型ツェナーダイオードおよびその製法

②特 顔 平1-243545

20出 顯平1(1989)9月21日

@発明者 川下

正 広 埼玉県」

埼玉県上福岡市福岡2丁目1番1号 新日本無線株式会社

川越製作所内

⑩発 明 者 平 木 幸 治

埼玉県上福岡市福岡2丁目1番1号 新日本無線株式会社

川越製作所内

⑪出 顋 人 新日本無線株式会社

東京都港区虎ノ門1丁目22番14号

個代 理 人 弁理士 長尾 常明

明 細 書

1. 発明の名称

埋込型ツェナーダイオードおよびその製法

2. 特許請求の範囲

(i). モノリシックIC内部に組み込んだ埋込型 ツェナーダイオードにおいて、

エピタキシャル層の上面に形成したアノード拡 他層と、該アノード拡散層とでPN接合部を形成 するよう該アノード拡散層の下面に形成したカソ ード拡散層と、上記エピタキシャル層の上面に形 成され上記エピタキシャル層を介して上記カソー ド拡散層と接続されるカソード取出用のエミッタ 拡散層とを具備することを特徴とする埋込型ツェ ナーダイオード。

(2). モノリシックIC内部に組み込む埋込型ツェナーダイオードの製造方法において、

エピタキシャル層の上面にカソード取出用のエミッタ拡散層を形成する工程と、上記エピタキシャル層の上面にアノード拡散層を形成する工程と、 該アノード拡散層の下側にカソード拡散層を形成 する工程とを具備し、上記アノード拡散層を形成 する工程と上記カソード拡散層を形成する工程に 共通のレジストパターンマスクを使用することを 特徴とする埋込型ツェナーダイオードの製造方法。

3. 発明の詳細な説明。

(産業上の利用分野)

本発明は、モノリシックIC(集積回路、以下 同じ)内に埋込形で形成するツエナーダイオード およびその製法に関する。

〔従来の技術〕

モノリシックIC内に埋込形で形成された従来 のツエナーダイオード部分の構造を第3図に示す。

この例では、P型シリコン基板1の上面に高濃度N型埋込層2を形成すると共にエピクキシャル層3を形成した後に、アイソレーション4を拡散により形成する。

そして、ツェナーダイオード部分においては、 埋込 P マスク使用によるフォトリソグラフィ工程 によりレジストパターニングを行ってポロンを打 ち込みその後拡散して高濃度 P 型埋込拡散層 5 を

BEST AVAILABLE COPY

作成する。

次に、ベースマスクにより同様のパターニングを行ってそこにボロンを打ち込みその後拡散して P型ベース拡散層 6 を作成する。

次に、エミッタマスクにより同様のパクーニングを行ってそこにリンを打ち込みその後拡散して 高濃度N型エミッタ拡散層7を作成する。

次に、熱処理により酸化膜 8 を作成してからエッチングによりアノードコンタクトホール 9 およびカソードコンタクトホール 1 0 を形成する。

最後に、アノード電極111およびカソード電極 12を形成する。

〔発明が解決しようとする課題〕

このように、第3図に示す構造のツェナーダイオードでは、マスク使用によるフォトリソグラフィ工程が3回も必要であった。

また、このツェナーダイオードでは、ブレーク ダウンにより高濃度N型エミッタ拡散層7と高濃 度P型埋込層5とのPN接合面を流れる電流がエ ミッタ拡散層7の下部を通りアノード電極11の

該アノード拡散層の下側にカソード拡散層を形成する工程とを具備し、上記アノード拡散層を形成する工程と上記カソード拡散層を形成する工程に 共通のレジストパターンマスクを使用するように した。

(実施例)

以下、本発明の実施例について説明する。第1 図はその一実施例のツェナーダイオードの構造を 示す図である。第3図に示したものと同一のもの には同一の符号を付してその説明は省略する。

本実施例では、エミッタマスクを使用したホトリソグラフィ工程によりパターニングを行ってそこにリンを打ち込みその後拡散してカソード取出 用の高濃度N型エミッタ拡散層 2 1 を作成する。

次に、埋込 P マスクにより同様のパターニングを行ってそこにポロンを打ち込みその後アニールにより拡散して高濃度 P 型アノード層 2 2 を形成する。

次に、上記埋込マスクにより作成したレジスト パターンマスクをそのまま使用して、高濃度アノ 方向に流れるので、エミッタ拡散層7の下部に生じている空乏層によるピンチ効果によって動作抵抗が大きくなるという問題があった。

本発明はこのような点に鑑みてなされたものであり、その目的は、製造工程が簡略化でき、また 動作抵抗も少ないツェナーダイオード及びその製 法提供することである。

(課題を解決するための手段)

このために本発明のツェナーダイオードは、、エピクキシャル層の上面に形成したアノード拡散層とでPN接合部を形成するよう該アノード拡散層の下面に形成したカソード拡散層と、上記エピタキシャル層の上面に形成なれ上記エピタキシャル層を介して上記カソード拡散層と接続されるカソード取出用のエミック拡散層とを具備するように構成した。

また、本発明のツェナーダイオードの製法は、 エピタキシャル層の上面にカソード取出用のエミック拡散層を形成する工程と、上記エピタキシャル層の上面にアノード拡散層を形成する工程と、

ード層 2 2 の上からリンを打ち込みその後アニールすることにより拡散して、高濃度 N 型カソード層 2 3 を形成する。このとき、リン打ち込みは高濃度 P型アノード層 2 2 より深くまで到達するように加速電圧を選択し、また高濃度 P型アノード層 2 2 はアニールにより更に横方向に拡散させる。

この後は、第3図で説明したのと同様の方法でアノード電極11およびカソード電極12を形成する。

このように、本実施例では高濃度 P型アノード 層 2 2 と高濃度 N型カソード層 2 3 とを同一のレジストパターンマスクで作成するので、 P N接合 部作成のためのフォトリソグラフィエ程が 1 回で済む。

また、高濃度 P型アノード層 2 2 と高濃度 N型カソード層 2 3 との境界の P N 接合部でブレークダウンが生じて流れる電流は、エピタキシャル層 3 とエミッタ拡散層 2 1 を経由して流れるので、その経路が空乏層の影響を受けず、動作抵抗が少なくなる。

BEST AVAILABLE COPY

持開平3-108376(3)

(発明の効果)


以上説明したように本発明によれば、製造工程 が簡略化され、動作抵抗の少ない埋込型のツェナ ーダイオードを実現することができるという利点 がある。

4. 図面の簡単な説明

第1図は本発明の一実施例の埋込型ツェナーダイオードの構造を示す図、第2図はその製造工程の概略を示すフローチャート、第3図は従来の埋込型ツェナーダイオードの構造を示す図、第4図はその製造工程の概略を示すフローチャートである。

1 … P型シリコン基板、 2 … 埋込層、 3 … エピタキシャル層、 4 … アイソレーション層、 5 … 埋込層、 6 … ベース拡散層、 7 … エミッタ拡散層、 8 … 絶縁膜、 9 … アノードコンタクトホール、 1 1 … アノード電板、 1 2 … カソード電板、 2 1 … エミッタ拡散層、 2 2 … アノード拡散層、 2 3 … カソード拡散層。 代理人 弁理士 長 尾 常 明

第 1 図




第 2 図

バイボーラ1 C 連常工程
アイソレーション放散
エミックマスク
エミックは散

選込ツェナマスク
ポロン打ち込み
アニール
リン打ち込み
フニール
コンタクトマスク
メタライズ工程へ

第 3 図



第 4 図

バイポーラ1 C通常工程
アイソレーション放散
駆込Pマスク
駆込Pび致
ベースマスク
ベース放散
エミックマスク
エミックな改数
コンタクトマスク
メタライズ工程へ

BEST AVAILABLE COPY

PAT-NO:

JP403108376A

DOCUMENT-IDENTIFIER:

JP 03108376 A

TITLE:

BURIED ZENER DIODE AND MANUFACTURE THEREOF

PUBN-DATE:

May 8, 1991

INVENTOR-INFORMATION: NAME KAWASHITA, MASAHIRO HIRAKI, KOJI

ASSIGNEE-INFORMATION:

NAME

NEW JAPAN RADIO CO LTD

COUNTRY

N/A

APPL-NO:

JP01243545

APPL-DATE:

September 21, 1989

INT-CL (IPC): H01L029/90, H01L027/06

US-CL-CURRENT: 257/606, 438/504 , 438/FOR.415

ABSTRACT:

PURPOSE: To simplify the manufacturing process by forming an anode layer on the top of an epitaxial layer, and forming a cathode diffusion layer below this, and also providing an emitter diffusion layer for cathode

on the top of the epitaxial layer.

CONSTITUTION: A high concentration N-type emitter diffusion layer 21 for cathode takeout is formed on the top of an N-type epitaxial layer 3. Next, by a buried P mask, the similar patterning is done, and B is implanted therein and is diffused to form a high concentration P-type anode layer 22. Next, resist pattern mask made by said buried mask is used as it is so as to manufacture, the

high concentration N-type cathode layer 23. According to this

layer 22 and the layer 23 are made with the same resist pattern mask,

photolithography for making a PN junction is required only one time.

BEST AVAILABLE COPY

08/31/2003, EAST Version: 1.04.0000

Moreover, the currents, which flow as breakdown occurs at the PN junction on the boundary between the layers 22 and 23, flow via the layer 3 and the layer 21, so the path is not affected by the depletion layer, and operation resistance decreases.

COPYRIGHT: (C) 1991, JPO&Japio

BEST AVAILABLE COPY

08/31/2003, EAST Version: 1.04.0000